포항공과대학교(POSTECH) 연구팀이 머리카락 굵기의 수분의 1 수준인 초박형 실리콘 반도체 칩을 10층 이상 안정적으로 쌓는 공정 기술을 개발한 것으로 알려졌다. 6월 30일 포항공대가 발표한 이 연구는 HBM(고대역폭메모리·High Bandwidth Memory) 대비 크게 높은 집적 밀도를 구현하며, AI 서비스와 자율주행 등 대규모 데이터 처리 수요에 대응할 수 있는 기술로 주목받는 것으로 전해졌다. <a href=”https://www.storium.io/b57-%ea%bf%88%ec%9d%98-1%eb%82%98%eb%85%b8-%eb%b2%bd-%ea%b9%ac-ibm-%eb%b0%98%eb%8f%84%ec%b2%b4-%ed%8c%a8%ea%b6%8c-%ed%9d%94%eb%93%a4%ea%b9%8c/”>IBM이 0.7나노 나노스택 반도체를 공개하며 칩 집적 경쟁이 격화되는 흐름</a> 속에서 나온 국내 연구 성과다. 기존 기술에서는 칩이 얇아질수록 쉽게 휘거나 깨지는 문제가 있었다. 수십 마이크로미터 이하 두께의 칩은 여러 층으로 쌓는 과정에서 위치가 어긋나거나 손상될 위험이 크다.
연구팀은 칩을 원하는 위치에 정밀하게 옮겨 붙이는 ‘전사 프린팅(Transfer Printing)’ 기술과, 칩을 이동시키는 순간 금속 접합까지 동시에 처리하는 방식을 결합한 것으로 알려졌다. 칩 이동과 전기적 연결을 한 번에 처리해, 저온·저압 조건에서도 여러 층을 안정적으로 쌓을 수 있게 한 것이 핵심으로 전해졌다. 연구 결과는 국제 학술지에 게재됐다.
HBM은 메모리 칩을 여러 층으로 쌓아 성능을 높이는 구조로, AI 데이터센터 서버용 GPU에 핵심 부품으로 사용된다. 삼성전자와 SK하이닉스가 세계 시장을 주도하는 분야다. 이번 POSTECH 기술은 더 얇은 칩을 더 많은 층으로 쌓을 수 있게 함으로써 향후 차세대 HBM이나 온디바이스 AI 반도체 설계에 적용될 가능성이 있다. 얇은 칩일수록 휘거나 깨지기 쉬워 다층 적층이 어려웠던 한계를 넘어섰다는 점에서, 국내 반도체 후공정·패키징 경쟁력 강화로 이어질지 주목된다.
저작권자 © STORIUM 무단전재 및 재배포 금지
