TSMC가 A16 공정을 2026년 하반기 양산 준비 상태로 전환할 계획이라고 공식 기술 자료에서 밝혔다. A16은 나노시트 트랜지스터와 슈퍼 파워 레일(SPR) 후면 전력 공급 기술을 결합한 공정으로, 복잡한 신호 배선과 높은 전력 공급 밀도가 필요한 인공지능(AI)·고성능컴퓨팅(HPC) 칩을 주요 대상으로 삼는다. 기존 임시글에 적힌 ‘4분기 양산’보다 공식 일정인 ‘2026년 하반기’를 기준으로 보는 것이 정확하다.
핵심 변화는 전력 배선을 웨이퍼 후면으로 옮겨 전면 배선 공간을 신호 전달에 더 많이 쓰는 데 있다. TSMC는 이 구조가 전압 강하를 줄이고 전력 전달 효율을 높이면서도 게이트 밀도와 설계 유연성을 유지한다고 설명한다. N2P 공정과 비교하면 같은 공급 전압에서 속도가 8~10% 개선되고, 같은 속도에서는 전력 사용량이 15~20% 줄어든다. 데이터센터 제품 기준 칩 밀도는 최대 1.10배로 제시됐다.
| 비교 항목 | A16 공식 수치 | 조건·상태 |
|---|---|---|
| 속도 | 8~10% 향상 | N2P 대비 같은 공급 전압 |
| 전력 | 15~20% 절감 | N2P 대비 같은 속도 |
| 칩 밀도 | 최대 1.10배 | 데이터센터 제품 기준 |
| 양산 일정 | 2026년 하반기 | 공식 계획이며 실제 고객 제품 출하는 별도 |
A16은 모든 반도체를 곧바로 대체하는 범용 공정이라기보다 전력 전달과 신호 배선이 복잡한 서버용 설계에 초점을 둔다. AI 가속기와 데이터센터 사업자는 같은 성능에서 소비전력을 낮추거나 제한된 면적에 더 많은 연산 자원을 넣는 선택지를 얻을 수 있다. 다만 TSMC가 공개한 수치는 공정 비교 기준이며, 실제 칩의 성능과 전력은 고객 설계·메모리·패키징·냉각 방식에 따라 달라진다.
TSMC는 A16과 N2P의 대량 생산을 모두 2026년 하반기로 제시했고, 다음 세대 A14 공정은 2028년 대량 생산을 목표로 개발 중이다. 이에 따라 한국의 반도체 설계 기업과 데이터센터 사업자에게 당장 달라지는 것은 완제품 출시가 아니라 향후 공정 선택지와 전력 효율 목표다. 고객사, 생산 규모, 가격, A16 기반 첫 상용 제품의 출하 시점은 공식 자료에서 공개되지 않았으므로 확정된 양산 준비 일정과 미정인 제품 일정을 구분해 봐야 한다.
저작권자 © STORIUM 무단전재 및 재배포 금지
