인텔이 2026년 첨단 패키징 기술 EMIB-T를 공개하며 TSMC의 CoWoS와 경쟁할 선택지를 넓히고 있다. 인텔은 EMIB-T가 기존 EMIB의 실리콘 브리지에 채널을 추가해 전력을 칩에 직접 전달하고, 최신 HBM(고대역폭 메모리)에 필요한 전력 효율과 신호 라우팅을 개선한다고 밝혔다. 또 미국 뉴멕시코주 리오랜초 시설에서 현재 업계 표준의 8배 규모 패키지를 구현하고 있으며, 2028년에는 이를 12배 이상으로 확대할 계획이라고 설명했다.
첨단 패키징은 대형 AI 칩을 하나의 거대한 다이로만 만드는 대신 여러 칩렛을 한 패키지에 연결하는 기술이다. 인텔의 EMIB는 패키지 기판에 필요한 부분만 작은 실리콘 브리지로 연결해 대형 웨이퍼형 인터포저를 쓰는 방식보다 제조 비용을 줄이는 데 초점을 맞춘다. TSMC는 공식 자료에서 CoWoS를 HPC(고성능 컴퓨팅)와 AI 제품을 위한 2.5D 첨단 패키징 기반으로 소개하고 있다. 두 기술은 모두 연산 칩과 메모리를 촘촘히 연결하지만 구조와 공급 체계가 달라 고객의 설계 선택에 영향을 줄 수 있다.
| 항목 | 공식 공개 내용 |
|---|---|
| EMIB-T | 브리지에 채널을 더해 전력을 칩에 직접 전달하고 최신 HBM에 필요한 전력 효율과 신호 라우팅을 개선한다. |
| 인텔 뉴멕시코 시설 | 현재 업계 표준의 8배 규모 패키지를 구현하며 2028년에는 12배 이상으로 확대할 계획이다. |
| TSMC CoWoS | HPC와 AI 제품을 위한 2.5D 첨단 패키징 기반으로 제공된다. |
| 비교 한계 | 양사가 동일 조건의 가격과 성능 수치를 공개하지 않아 직접적인 우열 판단에는 한계가 있다. |
실사용 측면에서는 AI 데이터센터용 가속기와 서버 칩을 설계하는 기업이 주요 수요층이다. 연산 칩과 HBM을 한 패키지에 배치할 때 전력 전달, 신호 경로, 패키지 크기, 원가와 공급 안정성을 함께 따져야 하기 때문이다. 다만 인텔과 TSMC가 동일한 조건으로 EMIB-T와 CoWoS의 가격·성능을 비교한 자료는 공개하지 않았다. 따라서 EMIB-T가 비용 선택지를 넓힐 가능성은 있지만 ‘반값’이라고 단정할 근거는 부족하다. 향후 경쟁의 관건은 2028년 확장 계획의 실행과 고객 제품에서 확인되는 수율·성능·공급 규모가 될 전망이다.
저작권자 © STORIUM 무단전재 및 재배포 금지
