미국 IBM이 현지 시간 25일 세계 최초의 1나노미터(㎚) 이하 반도체 공정 기술인 0.7나노(7옹스트롬) ‘나노스택(NanoStack)’ 아키텍처를 공개했다. 반도체 공정에서 나노 수치는 제조 공정의 미세함을 나타내며, 숫자가 작을수록 더 정밀한 설계가 가능하다. 나노스택은 트랜지스터를 평면에 촘촘히 배열하는 기존 방식에서 벗어나 소자를 수직 방향으로 엇갈리게 쌓는 적층 공법을 적용했다. IBM은 이 기술을 활용하면 손톱 크기의 칩 한 장에 트랜지스터 1000억 개를 집적할 수 있으며, 이는 2021년 발표한 2나노 칩 대비 밀도가 두 배가량 높아진 수준이라고 밝혔다.
성능 개선 폭도 주목된다. IBM에 따르면 나노스택 기술을 적용하면 칩의 연산 성능을 50% 높이거나 전력 효율을 최대 70%까지 끌어올릴 수 있다. 칩 내부 메모리인 S램의 공간 효율도 40% 향상돼 고대역폭을 요구하는 AI 반도체 설계에도 유리하다. 후이밍 부 IBM 리서치 반도체 글로벌 연구개발 총괄 부사장은 “AI 컴퓨팅 시대에는 모두가 더 높은 성능을 원하지만 폭증하는 전력 비용까지 감당하고 싶어 하지 않는다”며 “이번 기술은 성능을 높이는 동시에 전력 부담을 줄일 수 있다는 점에서 AI에 중요한 의미가 있다”고 강조했다. IBM은 이 기술이 중앙처리장치(CPU)와 그래픽처리장치(GPU) 등 다양한 반도체에 적용할 수 있는 범용 기술이라고 설명했다.
실제 생산 시기는 이르면 5년 뒤로 전망됐다. IBM은 일본 파운드리(반도체 수탁생산) 업체 라피더스(Rapidus)와 협력 관계를 유지하며 현재 2나노 생산 기술을 이전하고 있다. 다만 이번 발표에서 나노스택의 구체적인 상용화 파트너는 공개되지 않았으며, 양산까지 기술적으로 넘어야 할 과제가 남아 있다는 관측도 나온다. TSMC·삼성전자·인텔이 주도하는 파운드리 3파전 구도에 IBM과 라피더스의 기술이 새로운 변수로 작용할지 주목된다. AI 수요 급증으로 연산 성능과 전력 효율을 동시에 높여야 하는 반도체 업계의 과제가 커지는 가운데, 1나노 이하 공정의 첫 사례가 실제 생산으로 이어질 수 있을지가 향후 업계 판도를 결정할 핵심 요소로 떠올랐다.
