IBM이 세계 최초로 서브(sub) 1나노미터(nm) 공정 칩 개발에 성공했다고 발표했다. 새로운 ‘나노스택(nanostack)’ 아키텍처를 적용해 제작된 이 칩은 0.7나노미터, 즉 7옹스트롬(angstrom) 공정으로 구현됐으며, 인간의 손톱 크기에 약 1,000억 개에 가까운 트랜지스터를 집적했다.
IBM은 2021년 나노시트(nanosheet) 아키텍처로 2나노미터 칩을 개발한 바 있는데, 이번 나노스택 설계는 그 연장선에 있다. 핵심은 트랜지스터를 수직으로 적층하는 방식이다. 각 트랜지스터는 두께 약 5나노미터인 나노시트 3개로 구성되며, 나노시트 간 간격은 약 9나노미터다. 나노시트 하나는 실리콘 원자 15개 두께에 불과하다. IBM에 따르면 이 구조를 통해 기존 2나노미터 칩 대비 트랜지스터 밀도가 2배로 높아졌고, 같은 면적에서 최대 50% 성능 향상 또는 최대 70% 에너지 효율 개선을 달성할 수 있다.
IBM 리서치 총괄 제이 감베타(Jay Gambetta)는 이번 아키텍처가 에너지 증가 없이 컴퓨팅 성능을 비약적으로 높이는 미래를 가능하게 할 것이라고 밝혔다. 다만 나노스택 칩의 양산까지는 약 5년이 걸릴 것으로 IBM은 전망했다. IBM과 협력해 기존 나노시트 기술을 상업화하고 있는 일본 반도체 기업 라피더스(Rapidus)는 2나노미터 칩을 2027년 하반기부터 대량 생산할 계획을 밝힌 바 있어, 양산 시점 면에서 두 기술 간의 간극은 당분간 유지될 전망이다.
이번 발표는 반도체 물리적 한계로 여겨지던 1나노미터 장벽을 사실상 돌파한 것으로, AI 연산을 포함한 고성능 컴퓨팅 수요가 폭발적으로 증가하는 시점에 주목받고 있다. 칩 설계 혁신을 통해 성능과 전력 효율을 동시에 끌어올릴 수 있다는 가능성을 입증했다는 점에서 반도체 업계에 중요한 이정표로 평가된다.
